新思科技推出IC Validator NXT 物理signoff周期縮短2倍

加州山景城2019年3月26日 /美通社/ --

重點：

• 行業(yè)領(lǐng)先的擴展能力，可擴展至2000多個核心，數(shù)小時內(nèi)實現(xiàn)全芯片物理signoff
• Explorer DRC創(chuàng)新技術(shù)在SoC集成期間將DRC速度加快5倍
• IC Validator NXT物理signoff技術(shù)已被多個客戶部署到云端，確保按進度完成流片
• 搭載IC Compiler II的融合技術(shù)與結(jié)合Custom Compiler的Live DRC助物理signoff加速完成

新思科技 (Synopsys, Inc.， 納斯達克股票市場代碼: SNPS)近日宣布推出下一代IC Validator NXT物理驗證解決方案，讓設(shè)計團隊能夠?qū)⑾冗M工藝節(jié)點的物理signoff周期縮短2倍。IC Validator NXT以獨特的技術(shù)創(chuàng)新，滿足物理驗證工程師的重要需求，提高他們的生產(chǎn)力。IC Validator NXT大規(guī)模并行分布式處理架構(gòu)與擴展至2000多個CPU的能力相結(jié)合，可在數(shù)小時內(nèi)完成全芯片物理signoff。全新突破性技術(shù)Explorer DRC在CPU數(shù)量少5倍的情況下，運行速度卻快5倍；并且在芯片集成期間，通過熱圖實現(xiàn)設(shè)計規(guī)則檢查(DRC)數(shù)量級調(diào)試加速。IC Validator NXT已被多個用戶成功部署到云端，可滿足他們緊湊的流片進度安排。IC Validator NXT的Live DRC技術(shù)搭載了Custom Compiler^?，可在幾秒鐘內(nèi)提供即時DRC反饋，并建立起交互式設(shè)計驗證流程。

新思科技芯片設(shè)計事業(yè)部副總裁Dan Page表示：“隨著設(shè)計人員開始采用7nm及更新的工藝節(jié)點，按進度完成物理驗證正成為一項重大挑戰(zhàn)，而流片延遲會對用戶在產(chǎn)品生命周期內(nèi)創(chuàng)造收入和確保盈利能力產(chǎn)生重大影響。我們新推出的創(chuàng)新技術(shù)IC Validator NXT具有突破性的性能可擴展和可視化能力，并為設(shè)計人員提供了生產(chǎn)芯片的最快途徑?！?/p>

作為新思科技Fusion Design Platform^?其中一個重要組成部分，IC Validator包含一套全面且高度可擴展的物理驗證工具，涵蓋DRC、LVS、可編程電氣規(guī)則檢查(PERC)、虛擬金屬填充和可制造性設(shè)計(DFM)等增強功能。IC Validator在設(shè)計上以實現(xiàn)高性能和可擴展性為宗旨，利用智能內(nèi)存感知負載調(diào)度和平衡技術(shù)，讓主流硬件得到最大程度的利用。它可在多臺機器上同時使用多線程和分布式處理方法，利用可擴展性優(yōu)勢，擴展到2000多個CPU。