加州山景城2020年5月26日 /美通社/ --
摘要：
新思科技（Synopsys, Inc.，納斯達克股票代碼：SNPS）今天宣布推出面向高性能嵌入式應用的全新DesignWare® ARC® HS5x和HS6x處理器IP系列。32位ARC HS5x和64位HS6x處理器有單核和多核版本，采用一種新的超標量ARCv3指令集架構(ISA)，在典型條件下，可在16納米工藝技術中實現(xiàn)高達8750 DMIPS的單核性能，是目前性能最高的ARC處理器。
新款ARC HS處理器的多核版本包括一個創(chuàng)新的互連結構，可連接多達12個核心，支持多達16個硬件加速器的接口，同時保持核心之間的一致性。這些處理器可配置用于實時運行，或配置支持對稱多處理(SMP) Linux和其他高端操作系統(tǒng)的高級內(nèi)存管理單元(MMU)。為了加速軟件開發(fā)，ARC HS5x和HS6x處理器由ARC MetaWare開發(fā)工具套件提供支持，可生成高效代碼。新款ARC HS處理器可滿足各種高端嵌入式應用的功耗、性能和面積要求，包括固態(tài)硬盤(SSD)、汽車控制和信息娛樂、無線基帶、無線控制和家庭網(wǎng)絡。
憶芯科技首席科學家Bruce Cheng表示：“高端嵌入式應用的設計人員在持續(xù)的壓力下，需要在有限的功耗和面積預算內(nèi)增加內(nèi)存空間，同時實現(xiàn)更高的性能。新思科技新推出的32位ARC HS5x和64位HS6x處理器的多核功能，使我們能夠將功耗與性能效率提升至全新水平，這是目前市場上的其他處理器無法提供的?！?/p>
The Linley Group高級分析師Mike Demler表示：“網(wǎng)絡、存儲和無線設備等高端嵌入式系統(tǒng)變得越來越復雜，需要在不影響能效的前提下增強處理器功能和性能。新思科技新推出的ARC HS5x和HS6x CPU不僅可以滿足這些需求，也提供了支持未來嵌入式系統(tǒng)所需的可配置性和可擴展性?！?/p>
ARC HS5x和ARC HS6x處理器基于新的ARCv3 ISA，支持各種32位和64位指令。這些處理器具有高速10級、雙發(fā)射流水線，在功耗和面積有限的情況下提高了功能單元的利用率。HS5x處理器的32位流水線可以執(zhí)行所有ARCv3 32位指令，而HS6x處理器的64位流水線和寄存器文件可以執(zhí)行32位和64位指令。此外，ARC HS6x支持64位虛擬地址空間和52位物理地址空間，可以直接尋址當前和未來的大內(nèi)存，并支持128位加載和存儲，以實現(xiàn)高效的數(shù)據(jù)移動。ARC HS5x和HS6x處理器的多核版本都包括先進的高帶寬處理器內(nèi)部互連，通過異步時鐘和高達800 GB/s的內(nèi)部聚合帶寬來簡化開發(fā)和時序收斂。為了進一步簡化多核配置中的物理設計和時序收斂，每個核位于自己的功率域中，并且與其他核具有異步時鐘關系。新的128位矢量浮點單元支持F16、F32和F64操作，具有2個周期的累積延遲。跟所有ARC處理器一樣，HS5x和HS6x處理器都高度可配置，并采用ARC Processor EXtension (APEX)技術，支持自定義指令，可滿足每個目標應用的獨特性能、功耗和面積要求。
HS5x和HS6x處理器由新思科技的ARC MetaWare開發(fā)工具套件提供支持，其中包括一個針對處理器超標量架構進行優(yōu)化的高級C/C++編譯器，一個用于調(diào)試和分析代碼的多核調(diào)試器，以及一個用于硬件前軟件開發(fā)的快速指令集模擬器(ISS)。周期精確的模擬器可用于設計優(yōu)化和驗證。處理器的開源軟件支持包括Zephyr實時操作系統(tǒng)、優(yōu)化的Linux內(nèi)核、GNU編譯器集合(GCC)、GNU調(diào)試器(GDB)和相關的GNU編程實用程序（二進制工具）。第三方合作伙伴提供了其他硬件和軟件工具，使開發(fā)人員能夠靈活地為其設計項目選擇最好和最熟悉的工具。
新思科技IP營銷與戰(zhàn)略高級副總裁John Koeter表示：“固態(tài)硬盤、無線控制和家庭網(wǎng)絡等嵌入式應用正變得越來越復雜，需要在有限的功耗和面積預算內(nèi)顯著提高性能。隨著全新ARCv3 ISA的發(fā)布以及ARC HS5x和HS6x處理器的推出，設計人員可以滿足當今和未來嵌入式設計日益增長的性能需求?！?/p>
上市和資源
DesignWare ARC HS5x和HS6x處理器定于2020年第三季度上市。新款處理器將包括ARC HS56、HS57D、HS58、HS66、HS68和各自的多核版本（HS56MP、HS57DMP、HS58MP、HS66MP、HS68MP）。
DesignWare IP核簡介
新思科技是面向芯片設計提供高質量的經(jīng)芯片驗證的IP核解決方案的領先供應商。DesignWare IP核組合包括邏輯庫、嵌入式存儲器、嵌入式測試、模擬IP、有線和無線接口IP、安全IP、嵌入式處理器和子系統(tǒng)。為了加速原型設計、軟件開發(fā)以及將IP整合進芯片，新思科技IP Accelerated計劃提供IP原型設計套件、IP軟件開發(fā)套件和IP子系統(tǒng)。新思科技對IP核質量的廣泛投資、全面的技術支持以及強大的IP開發(fā)方法使設計人員能夠降低整合風險，并加快上市時間。垂詢DesignWare IP核詳情，請訪問https://www.synopsys.com/designware。
新思科技簡介
新思科技（Synopsys, Inc.，納斯達克股票代碼：SNPS）是眾多創(chuàng)新型公司的 Silicon to Software?（“芯片到軟件”）合作伙伴，這些公司致力于開發(fā)我們?nèi)粘Ｋ蕾嚨碾娮赢a(chǎn)品和軟件應用。作為全球第15大軟件公司，新思科技長期以來一直是電子設計自動化(EDA)和半導體IP領域的全球領導者，并且在軟件安全和質量解決方案方面也發(fā)揮著越來越大的領導作用。無論您是創(chuàng)建高級半導體的片上系統(tǒng)(SoC)設計人員，還是編寫需要最高安全性和質量的應用程序的軟件開發(fā)人員，新思科技都能夠提供您所需要的解決方案，幫助您推出創(chuàng)新性的、高質量的、安全的產(chǎn)品。有關更多信息，請訪問www.synopsys.com。
編輯聯(lián)系人：
Camille Xu
新思科技
電郵：wexu@synopsys.com
Kelly James
新思科技
電郵：kellyj@synopsys.com
