新思科技的設(shè)計、驗證和硅IP解決方案可降低設(shè)計風(fēng)險并縮短產(chǎn)品上市時間
加利福尼亞山景城2021年10月12日 /美通社/ -- 新思科技（Synopsys, Inc.）（納斯達(dá)克股票代碼：SNPS）宣布，Achronix 公司使用新思科技的綜合設(shè)計、驗證和IP解決方案，其新Speedster7t FPGA首次通過硅驗證。高性能計算和機(jī)器學(xué)習(xí)系統(tǒng)的關(guān)鍵是高片外存儲器帶寬，為使Speedster7t FPGA支持高帶寬和人工智能/機(jī)器學(xué)習(xí)（AI/ML）工作負(fù)載， Achronix選擇使用新思科技的解決方案縮短其產(chǎn)品上市時間。
Achronix硬件工程副總裁Chris Pelosi表示，“Achronix全新的7納米Speedster7t FPGA可支持高性能應(yīng)用所需的超大數(shù)據(jù)量處理要求，新思科技的驗證和金牌簽核技術(shù)可以幫助我們的團(tuán)隊實現(xiàn)更好的整體設(shè)計收斂。由于新思科技的DesignWare IP能夠快速實現(xiàn)集成，我們因此提前數(shù)月完成了設(shè)計計劃。此外，新思科技廣泛的解決方案還能夠幫助我們將設(shè)計風(fēng)險降至最低，滿足了我們對嚴(yán)格的產(chǎn)品設(shè)計和精準(zhǔn)上市時間的需求?！?/p>
新思科技的DesignWare IP產(chǎn)品組合幫助Achronix完美的實現(xiàn)了Speedster7t FPGA所需的存儲器性能和實時數(shù)據(jù)連接的需求。與市面上其他解決方案相比，DesignWare Logic Library IP可將占用面積降低4%，時序提升8%，對于高速設(shè)計而言，這兩項指標(biāo)的提升至關(guān)重要。此外，DesignWare Embedded Memory IP（包括雙端口SRAM）可降低Speedster7t FPGA的功耗，DesignWare DRD4 IP具有全面和廣泛的可靠性、可用性和可維護(hù)性（RAS）能力。PCI Express (PCIe) 5.0具有低延遲特性，可支持16條鏈路和512位數(shù)據(jù)路徑寬度，因此可提供更大的帶寬和更好的功耗效率。Achronix非常期待與新思科技的長期合作，并計劃在其下一個設(shè)計中繼續(xù)使用DesignWare IP。
在外形銀子受面積和功率限制的情況下，新思科技的Fusion設(shè)計平臺可幫助Achronix實現(xiàn)具有市場塑造力的高帶寬計算所需的性能。測試、執(zhí)行和金牌簽核技術(shù)的獨特融合使Achronix能夠在系統(tǒng)性規(guī)模層面更大限度地減少設(shè)計余量，實現(xiàn)更好的整體設(shè)計收斂，并幫助Achronix加速實現(xiàn)首次硅成功。
新思科技的定制設(shè)計平臺有助于減少在7納米Speedster7t FPGA中設(shè)計、布局和模擬高性能定制電路所需的時間和精力，具有特定節(jié)點的特性，可提高開發(fā)者的工作效率。
Achronix還采用了新思科技Verification Continuum®平臺中的關(guān)鍵功能驗證產(chǎn)品來驗證其FPGA。新思科技的VCS®仿真解決方案可以加速仿真性能，而其驗證IP可提供更快的驗證環(huán)境創(chuàng)建速度， VC SpyGlass? RTL靜態(tài)簽核工具則提供了早期設(shè)計漏洞檢測功能。
新思科技IP營銷和戰(zhàn)略副總裁John Koeter表示，“超大規(guī)模數(shù)據(jù)中心的設(shè)計隨著互聯(lián)網(wǎng)流量的大幅增長而不斷發(fā)展，因此需要結(jié)合高性能和低延遲解決方案以實現(xiàn)系統(tǒng)的總吞吐量，新思科技為Achronix等公司提供業(yè)界最全面的設(shè)計、驗證和IP解決方案，可滿足高性能計算設(shè)計的嚴(yán)格要求?！?
新思科技擁有行業(yè)領(lǐng)先的解決方案
Achronix的Speedster7t FPGA配有一系列用于優(yōu)化高帶寬和AI/ML工作負(fù)載的新機(jī)器學(xué)習(xí)處理器（MLPs）。Achronix采用新思科技的多種解決方案取得了理想收益，其中包括：
資源
閱讀成功故事：Achronix在配備DesignWare Foundation和Interface IP的高性能計算FPGA硅成功方面實現(xiàn)首次通過
